Cadence
17.07.2026 08:16
Включайте design outline, потому что вы будете постоянно забывать копировать его в photoplot outline. И ставьте толщину неопределенных линий в 0,2, например. Их тогда проще найти если что.
Все каналы
Обсуждение вопросов проектирования печатных плат и ПЛИС (см.тэги #PCB, #FPGA), в том числе с использованием САПР #Сadence #Allegro, #OrCAD, #Sigrity, #CAM350, #ALDEC, #Blueprint и #AWR (Microwave Office). Используйте хэштег в начале вашего сообщения.
Последние публикации
Cadence
17.07.2026 08:15
Какой тогда слой следует по правильному включать в artwork в качестве границы платы?
Cadence
17.07.2026 07:49
А для этого есть manufacturing->photoplot_outline но на него все кого я знаю забивают.
Cadence
17.07.2026 07:00
Board outline же есть. При нулевом значении он не прорисовывается.
Cadence
17.07.2026 06:59
Да, вроде норм 0.1. Так и сделал
Cadence
17.07.2026 06:45
Доброе утро. Я только одну плату сделала в allegro, все остальные года работала в менторе, поэтому опыта мало. Но когда выгружала гербера коллеги сказали 0,1 ставить.
Cadence
17.07.2026 06:36
Таких линий на артворках все равно не должно быть
Cadence
17.07.2026 06:14
Подскажите, какое значение обычно ставите в параметр Undefined line width при генерации artwork? Гугл говорит, что 0.1 минимум, но как то визуально толсто выглядит или производителю все равно?
Cadence
16.07.2026 18:25
Ну со скосами вроде даже по ipc нотации идёт
Cbr - cut bottom right
Cadence
16.07.2026 17:40
Ровно так же делаю. Разве что если это угловые нестандарт, то обозначаю ul ld и т.п.
